



(extract translation)

Japanese Patent Kokai No. 49-3646
Kokai Date: January 12, 1974
Title of Invention: Holographic Memory
Filing Date: April 20, 1972
Applicant: Fujitsu, Ltd.

2. What is Claimed is:

1. A holographic memory wherein an information pattern is stored as an interference pattern, in said information pattern binary information being made to correspond to light or dark information, comprising:

a reading photodetector for reading said holographic memory provided with an effective area and an invalid area of said photodetector, a plurality of photodetecting cells being provided in said effective area,

wherein an amount of light received in said photodetecting cells of said reading photodetector is uniformized by increasing or decreasing a number of invalid light information in an area of said information pattern corresponding in position to said invalid area of said photodetecting cells according to a number of light information in an area of said information pattern corresponding in position to said effective area of said photodetecting cells.

4. Brief Description of the Drawings

Figure 1 is an embodiment of the construction of a photodetector used in the present invention.

Figure 2 is an embodiment of an information pattern according to the present invention to be stored in a page hologram in the form of an interference pattern.

In the figures, 1 denotes a photodetecting cell, 2 a chip which includes the photodetecting cell 1 and which corresponds to an effective area, 3 a photodetector, 4 a connecting terminal between the chips 2 which corresponds to an invalid area, 6 an information bit area, 7 a dummy area, and 8 an invalid information bit area.



許 願 (イ)

昭和47年4月20日

特許庁長官 井土武久殿

- 1 発明の名称 ホログラフィックメモリ
- 2 発明者
住 所 神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
氏 名 高橋英男
- 3 特許出願人
住 所 神奈川県川崎市中原区上小田中1015番地
氏 名 (522) 富士通株式会社
代表者 高橋芳光
- 4 代理人 平171
住 所 東京都豊島区南長崎2丁目5番2号
氏 名 (7139) 弁理士 阪 久五郎 (外2名)
- 5 添付書類の目録
 - (1) 明 細 書 1 通
 - (2) 図 面 1 通
 - (3) 委 任 状 1 通
 - (4) 願 書 関 本 1 通

明 細 書

- 1 発明の名称 ホログラフィックメモリ
- 2 特許請求の範囲

2 進情報を明または暗の情報に対応させた情報パターンを干渉縞として記憶せしめたホログラフィック・メモリにおいて、該ホログラフィック・メモリの読出し用光検知器に複数の光検知セルが配列された有効領域と共に光検知器の無効領域をもうけ、上記情報パターンの上記光検知セルの有効領域に位置対応する領域における明情報の数に応じて、上記情報パターンの上記光検知セルの無効領域に位置対応する領域における無効明情報の数を増減せしめることにより、上記読出し用光検知器の光検知セルに対する受光光量を均一化したことを特徴とするホログラフィック・メモリ。
- 3 発明の詳細な説明

本発明は、ホログラフィック・メモリ、特にページ・ホログラムの読出し用光検知器に無効領域をもうけ、上記ページ・ホログラムに書き込むべき情報パターンの上記光検知器の無効領域に対応す

① 日本国特許庁

公開特許公報

- ① 特開昭 49-3646
- ④ 公開日 昭49.(1974) 1. 12
- ② 特願昭 47-39968
- ② 出願日 昭47.(1972) 4.20
- 審査請求 未請求 (全5頁)

庁内整理番号 ⑤ 日本分類

6952 23 104 90
6767 23 102 00
6711 56 97MC19
5825 56 97MB62

る領域に無効な情報を受けることにより、光検知器の光検知セルに対する受光光量を均一化するようにしたホログラフィック・メモリに関するものである。

コヒーレントなレーザ光源を用いるホログラフィック・メモリにおいては、一般にページ構成の形をとり、該ページ毎に明暗情報の干渉縞として情報が記憶される。この場合2進情報の「1」または「0」に対して光の「明」または「暗」が対応された情報パターンが干渉縞として記憶されることになる。

このような明暗情報を干渉縞の形で記憶せしめたページ・ホログラムを読出す場合、回折によつて、上記暗に相当する情報の所に光が到達せず、明に相当する情報の所に光が集中されて、ちょうどレンズ作用の如くなつて情報光の使用効率が格段に改善できる。しかし、その反面例えばページ・ホログラムを読出す場合、情報の全ビットが明の場合と1ビットだけが明の場合とでは情報光の光量が極端に異なり、「明」と「暗」との判定を行

なり閾値の設定が困難となる。

すなわちホログラム回折像の読出しはホログラム面に読出し光を照射し、検知面上にもとの情報を再生することによつて行なわれ、蓄積情報のうち全ビットの情報が「明」の場合読出し光が全ビットに分散された形で再生像を結び、1ビットのみ「明」で（明）で残り全ビットが「暗」の場合読出し光は1ビットのみに集中されて、再生像を結び、従つて記憶情報パターンによつては検知器に入射する光量が極端に異なり読出しが困難となる。

本発明は、このようなホログラムにおけるレンズ作用にもとづく光の集中をさけ、1ページ内に明と暗との干渉縞を蓄込むに當つて、各ページ毎に明と暗とがほぼ一定の割合いで存在するように情報パターンをつくつて蓄込み、読出しに當つて光検知器の光検知セルに均一な受光光量を与えるようにすることを目的としている。そして一般に光検知器に光検知セルを配列するに當つては、複数の光検知セルを配列せしめたチップを上記光検

縞の形で記憶されるべき本発明による情報パターンを説明する一実施例を示している。

図中1は複数の光検知セル、2は光検知セル1を有するチップ、3は複数のチップ2を配列せしめた光検知器（又はその基板）、4はチップ2間を接続する接続端子、5はチップ2と基板3の外部接続片との間を接続する接続端子を示し、上記チップ2の存在領域は光検知器3の有効領域となり、上記接続端子4の存在領域は光検知器3の無効領域となるものを示している。また6は情報パターンにおける上記光検知器3の有効領域（チップ2の存在領域）に対応する領域における明または暗のビット領域、7は情報パターンにおける上記光検知器3の無効領域（接続端子4の存在領域）に対応するダミー領域、8は該ダミー領域7における無効情報のビット領域を示している。

従来一般にこの種のホログラフィック・メモリにおいては、例えば情報「1」に対応して「明」を割当て、情報「0」に対応して「暗」を割当てた情報パターンを用い、この情報パターンに応じた

知器基板上に並べ、該チップ間を接続するようにしている。このためチップ間を接続する間隙が必然的に存在しており、本発明は、この光検知器の無効領域を積極的に利用することを目的としている。そのため本発明のホログラフィック・メモリは2進情報を明または暗の情報に対応させた情報パターンを干渉縞として記憶せしめたホログラフィック・メモリにおいて、該ホログラフィック・メモリの読出し用光検知器に複数の光検知セルが配列された有効領域と共に光検知器の無効領域をもりけ、上記情報パターンの上記光検知セルの有効領域に位置対応する領域における明情報の数に応じて、上記情報パターンの上記光検知セルの無効領域に位置対応する領域における無効明情報の数を増減せしめることにより、上記読出し用光検知器の光検知セルに対する受光光量を均一化したことを特徴としている。以下図面を参照しつつ説明する。

第1図は本発明に用いる光検知器の構造を説明する一実施例、第2図はページ・ホログラムに干渉

干渉縞をページ・ホログラムに記憶する。そしてこのページ・ホログラムの記憶情報をレーザ光で照射するとき、光検知器3上にさきの情報パターンに応じた明暗が再生され、明の位置に対応して光検知セル1から情報「1」が、暗の位置に対応して情報「0」が検出される。

この時、本明細書冒頭にのべた如く、レンズ作用によつて光が明の部分に集中することとなり、1ページ中の明の部分の数の大小によつて光検知セル1に受光される光量が大きく変動する。

一般にホログラムに含まれる情報の数をNビットとするとき、全ビットがすべて情報「1」のパターンの場合、光検知セルの受光光量 I_1 は

$$I_1 = \eta I_0 / N$$

但し η はホログラムの回折効率

I_0 はホログラム板への入射光量

で表わされる。これに対し1ビットのみが情報「1」で他の全てが「0」のパターンの場合、光検知セルの受光光量 I_2 は

$$I_2 = \eta I_0$$

となる。一般に N は1000ないし10000程度の数であり、今 $N=1000$ と考へても情報「1」に対する光検知セル1の受光光量は上記光量 I_1 と I_2 とで1000倍も異なる。したがつて情報「1」と情報「0」との判定閾値レベルを情報「1」の最高の光量の $\frac{1}{2}$ に選んだ場合を考えると、上記前者のパターンの場合の情報「1」に対する出力に対し、後者のパターンの場合の情報「0」に対する出力100倍も大となり、情報の判別が不可能となつてくる。

本発明は上記の問題点を解決しようとするものであり、第1図は本発明に用いる光検知器の構成を示している。即ち、複数の光検知セル1を光検知器基板3上に密に配列する場合、一般に複数の光検知セル1をチップ2上に密に配列せしめ、このようなチップ2を基板3上に配列するようにしており、チップ2の間に接続端子4をもうけるために所定の間隔が必要となる。チップの配列間隔はワイヤ・ボンダーの端子部抑え構造等で通常1mmから2mm程度が必要とされている。これに

かし、ページ・ホログラムに干渉縞として記憶させる情報パターンにおいて、上記ダミー領域7上の無効情報ビット領域8に無効な明情報を与えるとき、そのように与えられた情報パターンの干渉縞を光検知器3上に脱出することによつて、光検知セル1の受光光量を均一化させることが可能となる。

例えば図示した第1図において3×3の光検知セル1をそなえたチップ2が縦横3個ずつ計9個配列されており、第2図の情報パターンにおいて情報ビット領域6は3×3×9即ち81個存在する。これに対しダミー領域7上にある無効情報ビット8は計88個存在する。したがつて、当該ページ・ホログラム上の全ビットがすべて情報「1」である場合81個の情報ビット6はすべて「明」とされるが、このときダミー領域7上の88個の無効情報ビット8をすべて「暗」に選ぶ。このようにするとき情報パターンとしては明と暗とがほぼ等しく、このような情報パターンの干渉縞をページ・ホログラムに記憶しておいて、これを

対し光検知セル1は光の分解能とも関連するが、0.2mmから0.5mm程度に設計される。端子5はチップ2を外部に抽出するためのもので、光検知器3上においてチップ2の存在する領域が脱出された情報を検出する有効領域となり、端子4の存在する領域は仮にこの領域に受光されても情報として検出できない無効領域となる。

本発明は光検知器3が第1図に示す如き有効領域と無効領域とを有する構成をもっていることを利用しており、第2図はそのためページ・ホログラムに干渉縞の形で記憶する情報パターンを表わしている。

図においてダミー領域7は斜線で示してあるが、情報パターン上はこのダミー領域として特殊な構成をもつものではなく、情報ビット領域6および無効情報ビット領域8は共に明あるいは暗の情報割当てることができるものである。ただ無効情報ビット領域8に明情報を与えても、第1図に示す如き光検出器3上に脱出したとき、当該明情報は無効なものとして検出されないだけである。し

脱出するとき、光は81個の光検出セル1に分散する。

また、ページ・ホログラム上の1ビットのみの情報が「1」で残余のすべてのビットにおいて情報が「0」の場合、第2図に示す81個の情報ビット6は1個を残して他を暗とされるが、このとき88個の無効情報ビット8の中から任意に80個を選出し、これに無効明情報を与えるようにする。このようにすると、情報パターンとしては上記と同様に全体として81個の明情報と88個の暗情報とからなるものとなり、このような情報パターンの干渉縞をページ・ホログラムに記憶しておいて脱出するとき、光検知器3上においては81個の明るいスポットが現われ、そのスポットの中1個だけが第1図の光検出セル1上に現われ、他の80個は第1図の端子4の存在領域に現われる。そして、この場合80個のスポットは検出されことなく無効とされるが、各スポットに当る光量は全体の光を81個で分散せしめたものとなり、スポットの位置した光検知セル1に対する受光光

量が極端に大となることを防止できる。即ち、ダミー領域7の無効情報ビット8に対する明情報の数を適宜選択することによつて光の分散を均一化させることができるのである。

なわ、上記実施例においては、一般に用いられる光検知器3のもつ端子4の領域の無効領域を積極的に利用することを示したが、本発明はこれに限定されることなく、光検知器3にわざわざ無効領域をもうけたり、また仮に光検知セル1が配列されている領域であつてもその任意個を情報検出のために使用しないようにすることによつて無効領域をつくり出すことも可能である。

以上説明した如く、本発明はホログラフィックメモリの光検知器3に有効な情報を検出しない無効領域をもうけ、ページ・ホログラムに干渉縞の形で記憶させる情報パターンにおいて、該パターンの上記無効領域に対応するダミー領域に無効な明情報を与えるようにしている。したがつて1ページ内の明情報が極端に変動しても光検知セル1に対する受光光量が各ページ毎に大幅に変動する

ことがなくなり、2進情報の判定がきわめて容易となる。



4. 図面の簡単な説明

第1図は本発明に用いる光検知器の構成を教わす一実施例、第2図はページ・ホログラムに干渉縞の形で記憶されるべき本発明による情報パターンを教わす一実施例を示している。

図中、1は光検知セル、2は光検知セル1を有するチップで有効領域に当るもの、3は光検知器、4はチップ2間の接続端子で無効領域に当るもの、6は情報ビット領域、7はダミー領域、8は無効情報ビット領域を示す。

特許出願人 富士通株式会社

代理人弁理士 五 益 久五郎外2名



6. 前記以外の代理人

住 所 東京都豊島区南段崎2丁目5番2号

氏 名 (7283) 弁理士 柏 谷 昭 司

(7484) 弁理士 森 田 寛

昭和47年8月2日

特許庁長官 三宅 幸夫 殿

1. 事件の表示 昭和47年特許願第39968号
2. 発明の名称 ホログラフィックメモリ
3. 補正をする者
事件との関係 特許出願人
住 所 神奈川県川崎市中原区上小田中1015番地
氏 名 (522)富士通株式会社
代表者 高 藤 芳 光
4. 代 理 人
住 所 東京都豊島区南長崎2丁目5番2号
氏 名 (7139)弁理士 玉 島 久五郎
(外2名)
5. 補正命令の日付 昭和47年6月26日
発 送 日 昭和47年7月25日
6. 補正により増加する発明の数 な し
7. 補正の対象 明細書の発明の名称の欄
8. 補正の内容
明細書第1頁第2行「発明の名称」の欄の「ホ
ログラフィック・メモリ」を「ホログラフィックメモ
リ」と補正する。

